

Radar Vol. 11, No. 1, Spring & Summer 2023, Serial No. 27



ISSN: 2345-4024, E-ISSN: 2345-4032

## Presenting an Optimal Method of a Fractional-N Synthesizer to Reduce the Power Consumption of the Phase-Locked Loop with Delta-Sigma Modulator in x-Band Radars

H.Akbarzade<sup>1</sup>, S. Talati<sup>2</sup>, M. Alavi \*3

Associate Professor, Imam Hossein University, Tehran, Iran (Received:2023/05/22, Revised: 2023/06/29, Accepted: 2023/08/04, Published: 2023/08/24)

DOR:https://dor.isc.ac/dor/20.1001.1.23454024.1402.11.1.1.7

#### Abstract

Increasing demand for the integration of wide circuits with low cost, and performance with low power consumption in the form of a chip has become one of the most important issues of the day for designers. Therefore, many efforts have been made to build RF integrated circuits and systems in the GHz frequency range using CMOS technology. The use of frequency synthesizers based on phase lock loops is one of the most important building blocks of a function generator, which has the task of producing the carrier signal and is one of the most important and sensitive function blocks of the generator; Because it works at high frequencies and the contribution of its power consumption in the generator function is high. This research has implemented a design and simulation of a frequency synthesizer for use in X-band radars. The results of this research show that in the synthesizer, the phase noise of the VCO with a carrier frequency of 10 GHz, at an offset of 1 MHz is equal to -106 dBc/Hz. The power of the sideband sources is 55 dBc - shorter than the carrier signal (at a frequency of 10.004 GHz) it arrives.

Keywords: X band, Phase locked loop, Phase noise, Loop filter, Fractional-N

This article is an open-access article distributed under the terms and conditions of the Creative Commons Attribution (CC BY) license.

Publisher: Imam Hussein University

Authors



\*Corresponding Author Email: alavi\_m@mapnagroup.com





سال یازدهم، شماره ۱، فصل بهار و تابستان ۱۴۰۲؛ ص ۱۴–۱

# <sup>علمی - پ<sub>ژوهشی</sub> ارائه روشی بهینه در سنتزکننده فرکانسی کسری -N برای کاهش توان مصرفی حلقه قفل فاز با مدولاتور دلتا سیگما در رادارهای باند X 00</sup>

هومن اكبرزاده'،سعيد طلعتي' ، سيد محمد علوى"\*

۱- دکتری تخصصی ۲- دانشجوی دکتری، دانشگاه علوم و فنون هوایی شهید ستاری، ۳- دانشیار، دانشگاه جامع امام حسین(ع)،تهران، ایران

(دریافت: ۱۴۰۲/۰۳/۰۱، بازنگری: ۱۴۰۲/۰۴/۰۸، پذیرش: ۱۴۰۲/۰۵/۱۳، انتشار: ۱۴۰۲/۰۶/۰۲)

DOR:<u>https://dor.isc.ac/dor/20.1001.1.23454024.1402.11.1.1.7</u>



## چکیدہ

افزایش تقاضا برای یکپارچهسازی مدارهای گسترده با هزینه پایین، عملکرد با توان مصرفی پایین در قالب یک تراشه یکی از مهمترین مسائل روز برای طراحان شده است. ازاینرو تلاشهای فراوانی برای ساخت مدارات و سیستمهای مجتمع شدهٔ RF در محدوده فرکانسی گیگاهرتز و با استفاده از فنّاوری CMOS انجام گرفته است. اساساً استفاده از سنتزکنندههای فرکانسی مبتنی بر حلقههای قفل فاز یکی از مهمترین بلوکهای سازندهٔ یک فانکشن ژنراتور است که وظیفهٔ تولید سیگنال حامل را داشته و یکی از مهمترین و حساس ترین بلوکهای فانکشن ژنراتور است؛ چون در فرکانسهای بالا کار میکند و سهم مصرف توان آن در فانکشن ژنراتور زیاد است. در این پژوهش یک طراحی و شبیه سازی سنتزکننده فرکانسی در نرمافزار CAS میکند و سهم مصرف توان آن در فانکشن ژنراتور زیاد است. در این پژوهش یک طراحی و شبیه میدهد تکنیک خطیسازی جدید طراحی شده جریانهای CP در مقایسه با جریان CP بدون تکنیک خطیسازی مطابقت بالایی دارد و حداکثر می دهد تکنیک خطیسازی جدید طراحی شده جریانهای CP در مقایسه با جریان CP بدون تکنیک خطیسازی مطابقت بالایی دارد و حداکثر عدم تطابق حدود ۲٫۴ میکروثانیه در ولتاژ کنترل بین ۲٫۰ تا ۱٫۶ ولت است. مصرف برق کسری –N طراحی شده است. تایج این پژوهش نشان یک منبع تغذیه ۸٫۸ ولتی است در سنتزکننده، نویز فاز OCV با فرکانس حامل ۱۰ گیگاهرتز، در آفست ۱ مگاهرتز برابر ۸۰/۵ است و همچنین توان منابع باند جانبی به ۵۵هاد را نون کران با فرکانس حامل ۱۰ گیگاهرتز، در آفست ۱ مگاهرتز برابر ۱۰۶ است.

## كليدواژهها: باند X، حلقه قفل فاز، نويز فاز، فيلتر حلقه، كسرى –N.

### ۱– مقدمه

در دو دههٔ اخیر، فنّاوری مخابرات سیار با پیشرفت صنایع نیمههادی پیشرفت چشمگیری داشته است. امروزه مردم سراسر دنیا میتوانند از طریق کانالهای متفاوتی بهصورت رایگان با یکدیگر ارتباط داشته باشند. علاوه بر این، مشتریهای بسیار زیادی برای محصولات الکترونیکی، همانند لپتاپ، تلفنهای پیشرفته، پخش کنندههای موسیقی و ویدئو وجود داشته و پیداکردن راهی که این محصولات با یکدیگر در ارتباط باشند خیلی موردتوجه قرار گرفته است. یک سیستم رادیویی قادر به ارسال اطلاعات از یک محیط به محیطی دیگر بهواسطهٔ هوا یا کابل است. در سیستم مخابراتی بی سیم مدرن، ابتدا باید اطلاعات اولیه مُدوله شوند سپس برای جلوگیری از تضعیف و یا نویزی

ن با طراحی می شوند، و در آن واحد کانال مخابراتی را انتخاب می کنند سیار [۱]. های - ته و در مرجع[۲]یک تقسیم کننده کسری – N با مدولاتور دلتا سیگما شند و انتخابگر تأخیر فاز برای حلقه قفل فاز انتخاب شده است این شند مدولاتور سیگما با یک فرآیند CMOS ۶۵ نانومتری طراحی شده وا یا است. تقسیم کننده پیشنهادی به حداکثر فرکانس کاری ۸٫۵

مست. مسیم مست پیسمه دی به معمد در در مس مری مرب گیگاهرتز با وضوح فرکانس کمتر از ۲۵ هرتز دست می یابد و مصرف برق تقسیم کننده کمتر از ۸ میلی آمپر از منبع تغذیه ۱٫۲ ولت در ۶ گیگاهرتز است.

شدن اطلاعات در زمان ارسال، باید اطلاعات را به وسیلهٔ یک

سیگنال حامل فرکانس بالا، به فرکانس های بالا منتقل کرده و

سپس آن را ارسال نمود. برای تولید سیگنال حامل فرکانس بالا

یا سیگنال نوسان ساز محلی<sup>۲</sup> (LO) سنتزکننده های فرکانسی

<sup>\*</sup> رايانامه نويسنده مسئول: alavi\_m@mapnagroup.com

<sup>&</sup>lt;sup>2</sup> Local Oscillator (LO)

PFD و CP نویز فلیکر است که در این ساختار پیشنهادی نویز

پایین تر از سطح ۱۳۰ dBc/Hz - است و نویز فاز کل سنتزکننده

در حالت کسری ( نویز داخل باند سنتزکننده) از کمتر از ۷۰-

دسيبل شروع به پايين آمدن ميكند. ولتاژ كنترلي اسيلاتور را

برای حالت قفل شدگی در فرکانس کانال ۱۰٫۰۴ گیگاهرتز چیزی

حدود ۱۵۰ میکروثانیه است. منابع تنهای طیف توان سیگنال

LO برای سنتزکننده با فرکانس مرجع ۵۰ مگاهرتز حدود

۵۵dBm کوتاهتر از سیگنال حامل است. همچنین لازم به ذکر

است که مدارات طراحی شده ی کل سنتز کننده ی این مقاله با

دمای ۸۵ درجـه سلسـیوس نیـز آزمـوده شـده اسـت.

مرجع [۳] حلقه قفل فازی را پیشنهاد میکند که به ۲۶۵ میکرو وات دست مییابد. بازخورد سوئیچینگ پیشنهادی میتواند منجر به کاهش قابلتوجه توان شود. با کاهش تعداد مدارهای فرکانس بالا، مقیاسبندی فرکانس مرجع به طور کامل برای کاهش مصرف برق استفاده میشود. در روش پیشنهادی ۲۶۵ میکرو وات برق مصرف میشود.

در روش پیشنهادی، تحلیل زمانی سیگنال LO اسیلاتور در کمتر از ۵ نانو ثانیه شروع به نوسان کرده و نویز فاز VCO روش پیشنهادی در افست ۱ مگاهرتز برابر با dBc/Hz – است. طیف توان نرمالیزه شدهی بلوک دلتا سیگما برای فرکانس مرجع ۵۰ مگاهرتز حدود ۱۵۰ - دسیبل است. عمده نویز بلوکهای



شکل(۱). معماری نوعی از یک فرستنده گیرندهٔ سوپرهتروداین\* [۳]

به صورت رابطه (۱) خواهد بود [۱]:

$$f_{IF} = |f_{RF} - f_{LO}|$$
(1)

مطابق رابطه (۱)، فرکانس سیگنال LO میتواند کمتر یا بیشتر از فرکانس سیگنال RF باشد. معمولاً برای حذف سیگنالهای ناخواسته از یک فیلتر IF استفاده میشود و برای نگهداشتن سطح سیگنال بهصورت ثابت، سیگنال توسط یک تقویتکننده با بهره متغیر<sup>5</sup> بیشتر تقویت میشود. یک سنتزکنندهی دیگر نیز برای تولید دومین سیگنال IO موردنیاز است، که با سیگنال IF مخلوط <sup>4</sup>خواهد شد و سیگنال باند پایه را تولید میکند.

^N- معماری کسری -۲

مفهوم "حلقه قفل" در سال ۱۹۳۰ شناخته شد. بعدازآن، از این مفهوم به شکل گستردهای در شاخههایی همانند الکترونیک، مطابق شکل(۱) ارسال و دریافت سیگنال مدوله شده در یک فرکانس یکسان انجام می شود. سیگنال فرکانس رادیویی <sup>(</sup>(RF) به فضا ارسال می شود و به وسیلهٔ آنتن دریافت می شود. سپس آن را از طریق یک فیلتر میان گذر<sup>۲</sup> (BPF) عبور داده تا تداخل سیگنال های همسایه حذف شوند. در همین حین باند RF موردنظر انتخاب می شود. سپس توسط یک تقویت کننده کم نویز (LNA) تقویت شده تا سیگنال به یک سطح توان قابل قبولی بر سد و بعد از آن سیگنال تصویر<sup>۲</sup> توسط یک فیلتر حذف شده، سپس سیگنال داخل یک میکسر پایین گذر می شود و به فرکانس های میانی <sup>۵</sup> (IF) منتقل می شود. در میکسر، سیگنال RF دریافت شده با سیگنال LO تولید شده توسط سنتزکننده ی فرکانسی بین آن ها می شوند و سیگنال IF

- <sup>1</sup> Radio Frequency (RF)
- <sup>2</sup> Band Pass Filter (BPF)

<sup>4</sup> Image Signal

<sup>&</sup>lt;sup>6</sup> Variable Gain Amplifier (VGA)

<sup>&</sup>lt;sup>7</sup> Mix

<sup>&</sup>lt;sup>8</sup> Fractional-N

<sup>\*</sup> Super-heterodyne

<sup>&</sup>lt;sup>3</sup> Low-noise amplifier(LNA)

<sup>&</sup>lt;sup>5</sup> Intermediate Frequency (IF)

سنتز است [۳]:

مهندسی برق و سیستمهای مخابراتی مورداسـتفاده قـرار گرفـت [۴].



شکل(۲). سنتزکننده فرکانسی کسری - ۱۸ با تقسیم کننده دوحالته [۳] در یک سنتزکننده فرکانسی کسری - ۱۸ که در شکل(۲) نشانداده شده است، تقسیم کننده ای دوحالته به وسیلهٔ یک سیگنال از یک واحد کنترلی تحریک می شود که محدوده تقسیم آن بین مقادیر صحیح و مختلف تغییر می کند. درنتیجه، در متوسط - زمان <sup>۱</sup>، در خروجی تقسیم کننده یک محدوده تقسیم کسری می تواند تحقق یابد. اگر تقسیم کننده در ۲ پالس خروجی عمل تقسیم به ۱۸ را انجام دهد و در F-K پالس در خروجی عمل تقسیم شده، در خروجی تقسیم کننده برابر با رابطه (۲) است [۳].

$$\frac{K.N + (N+1).(F-K)}{F} = N + \frac{F-K}{F}$$
(Y)

همان طور که در رابطه (۲) دیده می شود، N یک عدد صحیح است درحالی که F(F) یک عدد اعشاری است. واحد کنترلی تقسیم کننده را میتوان به وسیله یک اکومولاتور<sup>۲</sup> پیاده سازی کرد. F سایز تعداد بیت های اکومولاتور است. ورودی برنامه پذیر K مقدار عدد اعشاری را تعیین می کند. هر زمانی که سرریزی رخ بدهد، بیت حامل<sup>۲</sup> خروجی اکومولاتور، تقسیم کننده را تحریک می کند.

باند ارسال آن در بازه ۸۹۰ تا ۹۱۵ مگاهرتز است که شامل ۱۲۴ حامل LO برای ۱۲۴ کانال با پهنای باندهای ۲۰۰ کیلوهرتز است. یک فرکانس ۵۱٫۲ مگاهرتز بهعنوان مرجع *Fref* در نظر گرفته میشود، برای رسیدن به گامهای ۲۰۰ کیلوهرتزی، سایز اکومولاتور باید مقدار رابطه (۳) باشد [۳]:

$$F = \frac{51.2 MHz}{200 KHz} = 256$$
 (°)

که این مقدار با یک اکومولاتور ۸ بیتی امکان پذیر است و ۱۲۴ فرکانس LO از ۸۹۰ تا ۹۱۵ مگاهرتز به صورت رابطه (۴) قابل

F<sub>0</sub>=51.2<sub>MHz</sub>. (17+<u>K</u>) (۴) دراینرابطه F<sub>0</sub> فرکانس مرکزی و k تعداد پالس خروجی است.

در رابطه (۱) عدد صحیح N برابر ۱ بوده و ورودی برنامه پذیر جهت انتخاب کانالها (۲۲۳و...و۹۹ و ۹۸ = K) است. زمانی که حلقه برای یک ورودی برنامه ریزی شده ی K به حالت پایداری برسد، حلقه فیدبک برای K سیکل از مرجع ورودی بر مقدار ۱۷ مقسیم می کند و برای K که کیکل مرجع ورودی تقسیم به ۱۸ مینماید. نتیجتاً، در مدتزمان مؤثر مقدار محدوده تقسیم کننده معادل (۲۵۶+۲۷۶) است. در مقایسه با نتیجه ی معماری معادل (۲۵۶+۲۵۶) است. در مقایسه با نتیجه ی معماری معادل (۱۷+۲/۲۵۶) است. در مقایسه با نتیجه ی معماری مرجع بزرگ تری استفاده کنند و همین طور ضریب تقسیم کننده این امکان را می دهد که یک حلقه ای با پهنای باند بزرگ حاصل گردد، نتیجتاً ماحصل بالا بودن سرعت حلقه، باعث می شود که نویز فاز داخل باند حلقه به خوبی کاسته شود. درنهایت محدوده تقسیم کوچک نشان می دهد که نویز فاز پایینی از تقسیم کنندهها



**شکل(۳).** سنتزکنندههای فرکانسی N-کسری با مدولاتور دلتا سیگما [۶]

ولی معماری کسری -N منجر به تولید یک سری تنهای ناخواستهای در نزدیکی سیگنال حامل میشود. در عملکرد تقسیم کنندهٔ کسری، واحد تقسیم کننده فقط در هر F دورهٔ تناوب از ورودی که در اکومولاتور سرریزی اتفاق میافتد تغییر وضعیت<sup>4</sup> رخ می دهد. ایس تعویض متناوب در محدوده تقسیم کننده باعث تولید مؤلفههای از تنها بر روی دامنه

<sup>&</sup>lt;sup>1</sup> Average-Time

<sup>&</sup>lt;sup>2</sup> Accumulator

<sup>&</sup>lt;sup>3</sup> Carry-Out

فرکانسی شده که موقعیت آن ها مضربی از هماهنگ های با توجه به فرکانس حامل میباشند. این تنها  $F_{refk}$ . (K/F)معمولاً تنهای کسری ( نامیده میشوند. به لحاظ نظری، این تن-های ناخواسته را میتوان با استفاده از فیلترهای مرتبه بالاتر از بين برد.

به هر حال، معماری کسری -N به صورت مخصوص برای گام های با فرکانس کوچک و همچنین یک پهنای باند بزرگ طراحی می-شوند؛ بنابراین، عملاً نمیتوان تنهای کسری را با طراحی فیلترهای مرتبه بالاتر از بین برد.

یک روش مناسب جهت ازبینبردن این تنها، استفاده از جبران-سازی کسری است [۱]. برای جلوگیری از تولید تنهای بین منابع جريان نا انطباقي كسرى، چندين روش ارائهشده است. براي ییاده کردن این ایده، یک مُبدل دیجیتال به آنالوگ لازم استر که این عمل باعث بالابردن توان مصرفی سیستم و پیچیدهشدن معماری می شود. پیچیده شدن معماری، باعث تمایل سیستم به ارسال نویز پهن باند به تقسیم کننده می شود که این باعث پایین آمدن عملكرد نویز سیستم خواهد شد. ازنظر عملكرد نویزی، بهترین روش برای تولید سیگنال واحد کنترلی استفاده از مدولاتور دلتا سيگما است [۵-۶].

مدولاتور دلتا سیگما که در ادامه مبسوط شرح داده خواهد شد تقسیم کنندهای دوحالته را به صورت تصادفی کلید می کند بدون اينکه عدد کسری تغيير کند. اين تکنيک عملاً پريوديک بودن سوئیچینگ تقسیم کننده دوحالته را به هم میریزد. در نتیجه، تنهای کسری به نویز تصادفی تبدیل میشوند که به آن نویز كوانتيزاسيون كفته مي شود. نويز كوانتيزاسيون توليدشده، توسط مدولاتور دلتا سیگما شکلدهی می شود و توان طیف نویز شکل دهی شده در فرکانس های بالاتر از فرکانس سیگنال حامل متمركز مى شوند. ازاين رو، بيشتر نويز سيگنال حامل تقسيم شده در یک افست فرکانسی بزرگ متناسب با حامل تقسیم شده پخش می شود. نویز حوالی سیگنال حامل تقسیم شده کوچک است.

۳- پیش تقسیم کننده و تقسیم کنندهٔ فرکانسی برنامەيذىر

۳–۱ مدار تقسیمبر دو

خروجی VCO برای پایین آوردن خروجی فرکانس بالا به فرکانس پایین باید در دو مرحله تقسیم به ۲ شود تا به حوالی فرکانس ۴ GHz برسد و از آن برای بلوک MMD استفاده شود.



شکل(۴). تصویر تقسیم کننده آنالوگ تقسیمبر دو (DCVSL-R) [۱]

در تقسیمکنندههای آنالوگ مرسوم، از <sup>۳</sup> (DCVSL) استفاده مے شوند، اما در خروجی مدار DCVSL ، مدتزمان رسیدن سطح سیگنال از کم به زیاد<sup>†</sup> بیشتر از مدتزمان رسیدن سطح زیاد به کم<sup>°</sup> است. برای حل مشکل ذاتی تأخیر اضافهٔ اجـزای PLHT در مدار DCVSL ، با مصالحة بين توان و سرعت مدار DCVSL و با اضافه کردن یک مقاومت به آن، مُدل جدید آن یعنی روش DCVSL-R ارائه شده [۱] به صورت رسم شده در شکل(۴)، مقاومت R نشان داده شده باعث افزایش بیش از حد گیت ترانزیستور بار PMOS می شود. درنتیجه با این کار سرعت تقسیم کننده بالا رفته و توان مصرفی آن نیز کاهش مییابد این بلوک یکی از بلوکهای حساس و مهم در طرح این سنتزکننده است که در روش پیشنهادی برای فرکانس بالای ۱۳ گیگاهرتز طراحی شده است.

#### ۲-۳- تقسیم کننده چندحالته (MMD<sup>°</sup>)

نسبت تقسيم اعشاري توسط بلوك MMD و دلتا - سيگما تحقق مے پذیرد. شکل(۵) مداریک تقسیم کنندهٔ MMD قابل توسعه پذیر را نشان میدهد که شامل زنجیرهٔ از سلول های تقسیم کنندهٔ ۲/۳ به همراه یک کلید توسعه پذیر است. نرخ تقسیم کنندگی برای MMD با ۷ سلول توسط معادلهٔ (۵) تعیین می گردد [۶]:

<sup>&</sup>lt;sup>3</sup> Differentail Cascode Voltage-Switch-Logic

<sup>&</sup>lt;sup>4</sup> Time power from low to high 5 Time power from high to low

<sup>&</sup>lt;sup>6</sup> Multi Module Divider (MMD)

Fractional Spurs

<sup>&</sup>lt;sup>2</sup> Quantization Noise

2N-1 است، که از ۷ بیت کنترلی برای پوشش محدوده ۱۲۸ تا ۲۵۶ استفاده کردهایم. سلول تقسیمبر ۲/۳ همیشه ورودی را بر ۲ تقسیم میکند و در یک حالت اضافی دیگر در هر پریود از خروجی کلی تقسیم کننده MMD با شرط اینکه بیت کنترلی *P*i فعـال باشـد (۱) ورودی را بـر ۳ تقسیم مـی کنـد. N =(۵)  $2^7 + 2^6 P_7 + 2^5 P_6 + 2^4 P_5 + 2^3 P_4 + 2^2 P_3 + 2^1 P_2 + 2^0 P_1$ در این معادله N نرخ تقسیم کنندگی است و مقادیر P<sub>i</sub> بیتهای کنترلی سلولهای تقسیم بر ۲/۳ هستند. ازاین رو مطابق معادله ۵ برای N سلول تقسیم کننده نرخ تقسیم کنندگی در محدوده 2N تا



شکل(۵). ساختار تقسیم کننده MMD استفاده شده در این پژوهش

جزئیات بیشتر عملکرد سلول ۲/۳ در مرجع [۷] در دسترس است. برای کاهش دادن توان مصرفی تقسیم کنندهها، تمام سلول-های تقسیم کنندهی ۲/۳ را با قفل مکان زمان تک فاز واقعی ( TSPC) طراحی شده اند [۸]. برای بالا بردن سرعت عملکرد سلول تقسیم کننده ۲/۳ ، تابع AND را با TSPC Latch ادغام کرده. تحقق سلول AND-TSPC Latch در شکل(۵) شرح داده شده است. شبیه سازی های انجام شده نشان می دهد که بلوک MMD در فرکانس بالای ۶ گیگاهر تز کار میکند.

## PFD در Dead-Zone -۴

زمانی که اختلاففاز مابین A و B خیلی کم باشد، عرض یالس QA و QB خیلی کوچک است. به دلیل خازن پارازیتی در گیت کلید داخل مدار شارژ پمپ، یک پالس با پهنای کوچک قادر به روشن کردن یا خاموش کردن کلیدها به صورت کامل نیست. این محدوده فاز کوچک که PFD نمی تواند آن را آشکار کند، Dead" "Zone مینامند. Dead Zone را میتوان در یک طراحی خوب کمینه کرد؛ یک روش ساده برای این کار، افزایش تأخیر در مسیر شروع مجدد<sup>۳</sup> PFD است. جـدا از گیـت AND ، تعـدادی طبقـهٔ معکوس کننده<sup>†</sup> اینورتر بعد از گیت AND را میتوان برای افزایش تأخير مسير استفاده كرد. نتيجتاً، عرض پالس QA و QB زياد می شود و توانایی تحریک کردن کلیدها را دارند. به هر حال، وجود

- latch
- <sup>2</sup> True Single-Phase Clocked
- <sup>3</sup> reset
- inverter

تأخیر در مسیر ریست امکان پایین آوردن محدوده آشکارسازی را در PFD در بر دارد. باملاحظه در شکل (۶-الف)، محدوده آشکارسازی فاز در یک PFD واقعی میتواند خیلی کمتر از 4π باشد.



(ت)







شکل(۷). عدم تطابق جریانهای شارژ پمپ [۵]

## ۵- طراحی مدولاتور دلتا - سیگمای دیجیتال ٔ

مدولاسیون دلتا – سیگما تکنیکی است برای بهبود رزولوشن مؤثر یک کوانتایزر با استفاده از روشهای نمونهبرداری بیش از حد<sup>۲</sup> و شکل دهی نویز <sup>7</sup>ایدهای اصلی در این تکنیک حذف نویز کوانتایزر در محدوده فرکانسی موردنظر با استفاده از فیدبک منفی است. گفته می شویز کوانتایزر باند فرکانسی موردنظر، شکل دهی نویز گفته می شود. اگر توان نویز کوانتیزاسیون شکل دهی شده در سیگنال ورودی ناچیز باشد، در خروجی کوانتایزر می توان نسبت سیگنال ورودی ناچیز باشد، در خروجی کوانتایزر می توان نسبت بسیگنال به نویزی بسیار نزدیک به SNR سیگنال ورودی کوانتایزر داشت. ازاین و می توان یک مدولاتور دلتا – سیگما را به عنوان بلوکی در نظر گرفت که یک ورودی بادقت بالا را گرفته و آن را تبدیل به یک خروجی بادقت پایین می کند در حالی که کاهش







## شکل(۸). دیاگرام بلوکی (الف) یک مدولاتور دلتا - سیگما از نوع (ب) مُدل خطی شدهٔ آن [۶]

مدولاتورهای دلتا - سیگما مورداستفاده در سنتزکنندههای فرکانسی از نوع دیجیتالی بوده و با استفاده از بلوکهایی مانند جمعکننده و فیلیپ فلاپ D پیادهسازی میشوند. از مدولاتور دلتا - سیگما در سنتزکنندههای فرکانسی بهمنظور تولید سیگنال کنترل کنندهٔ نسبت تقسیم در تقسیمکننده<sup>†</sup> بهنحویکه عملکرد مدار متناوب نباشد، استفاده میشود. همچنین استفاده از این

بلوک در PLLهای کسری امکان ایجاد تغییرات فرکانسی فوق -العاده کم را در خروجی سیستم فراهم میکند. به عنوان مثال اگر مدولاتور استفادهشده در ساختار PLL، n بیتی باشد، میتوان با تغییر ورودی مدولاتور تغییرات فرکانسی در حد  $\Delta f = \frac{1}{2^n} f_{ref}$ را در خروجی ایجاد کرد. از مدولاتورهای دلتا – سیگمای دیجیتال در ساختار مُبدلهای دیجیتال به آنالوگ نیز استفاده میشود.

دیاگرام بلوکی یک مدولاتور دلتا – سیگمای ساده در شـکل (۸– الف) نشانداده شده است. در ساختار این مدولاتور از یک کوانتایزر و دو فیلتر دیجیتالی (F(z) و (G(z) استفاده شده است. می توان با جایگزینی کوانتایزر یا منبع نویز کوانتیزاسیون ([eq[a]pe) به مُدل خطی شدهٔ مدولاتور رسید. باتوجه به قسمت(ب) شـکل می توان کر ا بر حسب سـیگنال ورودی ((X(z)) و نـویز کوانتیزاسیون ((z) به دست آورد [Y]

$$Y(z) = STF(z)X(z) + NTF(z)Eq(z)$$
(\*)

که در آن (STF(z<sup>&</sup> و (NTF<sup>(z\*</sup> به ترتیب تـابع تبـدیل سـیگنال ورودی و نویز بوده و بهصورت روابط (۷) و (۸) قابلمحاسبهاند:

$$STF(z) = \frac{F(z)}{1 + F(z)G(z)}$$
(Y)

$$NTF(z) = \frac{1}{1 + F(z)G(z)}$$
( $\lambda$ )

توابع تبدیل (F(z) و (G(z) معمولاً به صورتی انتخاب می شوند که سیگنال ورودی بدون تضعیف از مدولاتور عبور کند یا به عبارت دیگر (STF(z) به صورت یک تابع تبدیل تمام گذر باشد و از طرف دیگر نویز کوانتیزاسیون در محدوده ای باند فرکانسی سیگنال ورودی تاحدامکان تضعیف شود. باتوجه به این که سیگنال های ورودی مدولاتور معمولاً از نوع پایین گذر هستند؛ لذا طراحی مدولاتور باید به نحوی باشد که (NTF(z) به صورت بالاگذر باشد. با فرض روابط (۹) و (۱۰):

$$F(z) = \frac{1}{1 - Z^{-1}}$$
(9)

$$G(z) = Z^{-1} \tag{1}$$

که در آن (F(z تابع تبدیل یک انتگراتور بوده و (G(z بهصورت یک بلوک تأخیر قابلپیادهسازی است، مطابق روابط (۱۱) و (۱۲) خواهیم داشت:

$$STF(z) = 1$$
 (11)

<sup>&</sup>lt;sup>1</sup> Digital Delta-Sigma Modulator (DDSM)

<sup>&</sup>lt;sup>2</sup> Oversampling

<sup>&</sup>lt;sup>3</sup> Noise Shaping

<sup>&</sup>lt;sup>4</sup> Divider

<sup>&</sup>lt;sup>5</sup> Signla Transfer Function (STF)

<sup>&</sup>lt;sup>6</sup> Noise Transfer Function (NTF)

$$VTF(z) = 1 - Z^{-1} \tag{11}$$

واضح است که تابع تبدیل نویز بهدستآمده در این حالت بهمانند یک فیلتر مرتبه یک بالاگذر بوده و تابع تبدیل سیگنال بهصورت تمام گذر است. برای درک بهتر رفتار سیستم در حوزه فرکانس با جایگذاری Z=e<sup>jw</sup> توان دوم اندازهی NTF بهصورت رابطه (۱۳) بهدست میآید:

$$NTF(e^{j\omega}) = 1 - e^{-j\omega}$$
  
= 1 - cos(\omega) + jsin(\omega)  
$$\rightarrow |NTF(e^{j\omega})|^2 = (1 - cos(\omega))^2 + sin^2(\omega) \qquad (1\mathcal{\math\}\mathcal{\mathcal\{\matheal{\math\}\mathcal{\math}\}\$$

باتوجـهبـه رابطـه (۱۳) ملاحظـه مـیشـود کـه مـاکزیمم مقـدار  $MTF(e^{j\omega})|^2$  در  $m=\pi$  بوده و مقداری برابر با ۴ دارد. برای یـک مدولاتور مرتبه n با تابع تبدیل نویز برابر بـا NTF(z)=(1-Z-1)n ، TF(z)=(1-Z-1)n توان دوم اندازهای NTF بهصورت رابطه (۱۴) است:

$$\left|NTF(e^{j\omega})\right|^2 = (2\sin\left(\frac{\omega}{2}\right))^2 \tag{14}$$

بوده و بیشینهای برابر با 4n دارد. ازاینرو هر چه مرتبه سیستم بزرگتر باشد بیشینه اندازهٔ تابع تبدیل نویز آن بزرگتر خواهد بود. برای بررسی رفتار مدولاتور مرتبه n در مؤلفههای فرکانس پایین با فرض 0=0 از رابطه (۱۵) استفاده میشود:

$$\left|NTF\left(e^{j\omega}\right)\right|^{2}_{\omega=0} = \left(2\left(\frac{\omega}{2}\right)\right)^{2n} = \omega^{2n} \tag{12}$$

باتوجهبه رابطه (۱۵)، واضح است که با کاهش ۵ اندازه پاسخ فرکانسی نویز کاهش مییابد و هر چه مرتبه مدولاتور بزرگتر باشد میزان کاهش اندازه پاسخ فرکانسی در فرکانس های پایین، بیشتر خواهد بود. در شکل (۹) توان دوم اندازه تابع تبدیل نویز مدولاتور مرتبه یک و دو رسم شده است [۹]. چنانچه انتظار می-رفت منحنی مربوط به مدولاتور مرتبه دوم دامنهی کوچکتری در بخشهای فرکانس پایین طیف داشته و بنابراین مؤلف های فركانس پايين نويز كوانتيزاسيون را بيشتر تضعيف ميكند. بااینوجود مدولاتور مرتبه دو در بخشهای فرکانس بالای طیف دامنهی بزرگتری داشته و درنتیجه نویزهای فرکانس بالا را بیشتر تقویت میکند. با توجه به اینکه در سنتزکننده فرکانسی مؤلفههای فرکانس پایین نویز مدولاتور از حلقه عبور کرده و مستقيماً به خروجي PLL راه مي يابند مطلوب است كه با افزايش مرتبه مدولاتور دامنهی نویز خروجی این بلوک در مؤلفههای فركانس پایین، تضعیف شود. از طرف دیگر استفاده از مدولاتورهای مرتبه بالا باعث تقویت دامنه نویزهای فرکانس بالا در خروجی مدولاتور شده و نویز فاز خارج باند خروجی سنتزکننده را بهشدت افزایش میدهد (شکل ۱۰). برای تضعیف

این اثر می توان مرتبه فیلتر پایین گذر در حلقه ی سنتز کننده را افزایش داد که این امر پایداری سیستم را تحت تأثیر قرار داده و حاشیه فاز سیستم را کاهش میدهد. بنابراین معمولاً مدولاتورهای مورداستفاده در سنتز کننده های فرکانسی از مرتبه ۲ یا ۳ انتخاب شده و از به کارگیری مدولاتورهای با مرتبه بالاتر



$$SQNR_{dB} \approx 10 \log \frac{P_{sig}}{\delta_e^2} - 10 \log \left(\frac{\pi^2}{3}\right) + 30 \log(OSR)$$
(19)

که در رابطه (۱۶)مقدار P<sub>sig</sub> توان سیگنال بوده، 8<sup>2</sup> واریانس نویز کوانتایزر بوده و OSR نرخ فرا نمونهبرداری سیگنال ورودی است که از رابطه (۱۷) قابلمحاسبه است [۹]:

$$OSR = \frac{f_s}{2f_b} \tag{1Y}$$

در رابطه (۱۷)، Fs فرکانس نمونه برداری سیگنال ورودی بوده و FB پهنای باند سیگنال ورودی مدولاتور است. با توجه به رابطه (۱۶) واضح است که با افزایش فرکانس کار مدولاتور (Fs) ، OSR افـزایشیافتـه و درنتیجـه SQNR سیسـتم افـزایش مـییابـد. بهعنوان مثال با دو برابر شدن Fs ، نسبت SQNR در خروجی مدولاتور مرتبه یک به میزان ۹ دسیبل افزایش مییابد. این مطلب را می توان به صورت شهودی به این صورت توضیح داد که با افزایش فرکانس کار مدولاتور، ماکزیمم منحنی اندازه تابع تبدیل نویز به فرکانسهای بالاتر منتقل شده و درنتیجه منحنی شکل(۱۰) به صورت افقی گسترش یافته و لذا دامنه نویز کاهش می یابد. در حالت کلی در یک مدولاتور مرتبه n با تابع تبدیل نویز به صورت NTF(z)=(1-Z-1)n به ازای دو برابر شدن OSR ، SQNR به میزان dB (6n+3) بهبود می یابد. علاوه بر مباحث مربوط به نویز خروجی مدولاتور، نکتهی دیگری که میبایست در طراحی مدولاتور مدنظر قرار گیرد عاری بودن طیف خروجی مدولاتور از تنهای کسری است. بهعنوان مثال ممکن است پس از پیادهسازی مدولاتور، چگالی طیف توان خروجی آن بهجای اینکه منحنی همواری مانند شکل (۱۱-ب) باشد، مشابه شکل (۱۱-الف) باشد. برای اینکه در خروجی مدولاتور چگالی طیف توان همواری داشته باشد میبایست شرایط زیر برقرار باشد:

- نویز کوانتیزاسیون دارای توزیع یکنواخت بوده و میانگین صفر داشته باشد؛
  - این نویز مستقل از ورودی باشد؛
- اشكال تأخير يافته نويز نسبت به هم ناهمبسته باشند.

این شرایط در مدولاتورهای مرتبه اول و مرتبه دوم با ورودی ثابت برقرار نیست؛ ازاینرو چگالی طیف توان در خروجی این مدولاتورها یکنواخت نبوده و دارای تنهای کسری خواهد بود. علاوه بر شرایط فوق برای رسیدن به طیف هموار در خروجی مدولاتور باید دوره تناوب سیگنال خروجی مدولاتور بهاندازه کافی بزرگ باشد. بر مبنای رابطهٔ پارسوال با کوتاهبودن دوره تناوب خروجی مدولاتور، تعداد کمتری از تک تنها در طیف خروجی ظاهر خواهند شد و درنتیجه توان خروجی بر روی تعداد کمتری از تنهای گسسته پخششده و توان اختصاصیافته به هر تن افزایش مییابد. با افزایش دوره تناوب خروجی، توان بر روی تعداد بسیار بیشتری از مؤلفههای فرکانسی توزیع شده درنتیجه توان اختصاصی به هر تن کاهشیافته و انرژی مربوط به تینهای کسری حالت نویز به خود گرفته و در یک محدوده فرکانس توزیع

می شود؛ بنابراین در طراحی مدولاتورهای دلتا – سیگما می بایست از کافی بودن کمترین میزان دوره تناوب خروجی مدولاتور اطمینان حاصل شود.



(الف) شرط اوليه صفر



(ب) شرط اوليه فرد

(الف). چگالی طیف توان خروجی مدولاتور ۱۴ بیتی مرتبه ۳ (الف) با شرایط اولیه صفر (ب) شرایط اولیه فرد

جدول ۱ خلاصهای از عملکرد کلی چیپ را ارائه میدهد، همین طور جدول ۲ توان مصرفی بلوکهای سازندهی سنتزکننده طراحی شده را نشان میدهد. ماکزیمم توان مصرفی برابر فرکانسی موردنظر از دو هسته LC-VCO استفاده شده، که یکی از این دو برای پوشش باند ۱۰ تا ۱۲ گیگاهر تز است(HB-VCO) و دیگری برای پوشش باند ۱ تا ۱۰ گیگاهر تز است (LB-VCO).

جدول(۲): توان مصرفی بلوکهای سازندهٔ سنتزکننده

Block	Power Consum	ption (µw)
PFD	19.547	For
Charge Pump	36.5	HB-VCO
Modular Divider	360	on:
CML Divider1	1850	5.029 μW

Parameter	simulation Value		
Technology	180-nm Standard CMOS		
VCO frequency range	8-12 GHz		
VCO type	LC-QVCO		
Reference frequency	50 MHz		
64	6 KHz		
Step size	(13 bit $\Delta\Sigma$ modulator)		
Reference spur level	-53 dBm		
Phase noise	-96 dBc/Hz		
100-KHz (F <sub>out</sub> = 10 GHz)			
Phase noise	110 JD-/II-		
1-MHz (F <sub>out</sub> = 10 GHz)	-118 dBc/HZ		
Settling time	40 µs		
Supply voltage	1.8 V		
power consumption	5.029-6.579 μw		

جدول(۱): خلاصهای از نتایج شبیهسازی شده سنتزکنندهای

CML Divider1	855.7	For	
HB & LB VCO with buffers	3100	LB-VCO on:	
DSM	57.5	0.579 μ W	

#### ۶- تحليل نتايج

سنتزکنندهٔ فرکانسی کسـری -N پیشنهادشـده در فنّـاوری ۱۸۰ نانومتری CMOS استاندارد با استفاده از یک منبع تغذیـهی ۸٫۸ ولتی طراحیشده است. شبیهسازیها در نرمافـزار -Cadence RF انجامشده و نتایج شبیهسازیهای بهدستآمـده در ایـن قسمت ارائهشده است.

قسمت (الف و ب) شکل (۱۱) شبیهسازی منحنی ِ تغییرات فرکانس خروجی VCOها را بهازای تغییرات ولتاژ کنترلی برای آرایهای از خازنهای کلید شده<sup>۱</sup>، نشان می دهد. در کل باند شبیهسازی شده، KVCO ای تقریباً برابر با ۳۰۰ مگاهرتز با تغییر پذیری کمتر از ۲۰% را در کل محدوده پوششی نشان می-دهد. همچنین در شکل (۱۲) تحلیل زمانی سیگنال LO اسیلاتور نشان داده شده است که در کمتر از sn 5 شروع به نوسان می کند. شکل (۱۳) شبیه سازی نویز فاز را برای اسیلاتور در فرکانس ۱۰ گیگاهرتز نشان می دهد که نویز فاز را برای اسیلاتور در فرکانس ۱۰ برابر با UO می دهد که نویز فاز (۱۴) طیف توان نرمالیزه شدهٔ بلوک دلتا سیگما را برای فرکانس مرجع ۵۰ مگاهرتز

نشانداده شده است که نویز داخل باند آن حدود ۱۵۰ - دسی بل است. نویز فاز بلوک PFD و CP مشتر کا در شکل (۱۵) نشانداده شده است. عمده نویز این دو بلوک نویز فلیکر است که در این ساختار پیشنهادی نویز پایین تر از سطح Hoz/Hz-است. درنهایت نویز فاز کل سنتزکننده را در حالت کسری را در شکل (۱۶) نشانداده شده است که نویز داخل باند سنتزکننده از کمتر از ۲۰- دسی بل شروع به پایین آمدن می-کند. ولتاژ کنترلی اسیلاتور را برای حالت قفل شدگی در فرکانس کند. ولتاژ کنترلی اسیلاتور را برای حالت قفل شدگی در فرکانس قفل شدگی برای این کانال چیزی حدود ۱۵۰ میکروثانیه است. فرکانس مرجع ۵۰ مگاهرتز را نشان میدهد. منابع تنها حدود فرکانس مرجع ۱۰ مگاهرتز را نشان میدهد. منابع تنها حدود فرکانس مرجع ۱۰ مگاهرتز را نشان میدهد. منابع تنها حدود فرکانس مرجع ۱۰ مگاهرتز را نشان میدهد. منابع تنها حدود فرکانس مرجع ۱۰ مگاهرتز را نشان میدهد. منابع تنها حدود فرکانس مرجع ۱۰ مگاهرتز را نشان میدهد. منابع تنها حدود فرکانس مرجع ۲۰ مگاهرتز را نشان میدهد. منابع تنها حدود فرکانس مرجع ۲۰ مگاهرتز را نشان میدهد. منابع تنها حدود فرکانس مرجع ۲۰ مگاهرتز را نشان میدهد. منابع تنها حدود فرکانس مرجع ۲۰ مگاهرتز را نشان میدهد. منابع تنها حدود فرکانس مرجع ۲۰ مگاه مدرجه سلسیوس نیز آزموده شده است.







#### LB-VCO

شکل(۱۱). منحنی تغییرات فرکانس خروجی VCO بهازای تغییر ولتاژ کنترلی برای 6 sub-band

همان طور که در شکل (۱۱) قابل مشاهده است، دو هستهٔ VCO بهدرستی قابلیت پوشش محدوده فرکانسی ۸ تا ۱۲ گیگاهرتز را دارند. نحوه کارکرد آن ها هم به این صورت است که خازن های

<sup>&</sup>lt;sup>1</sup> Switched-Capacitor

کلید شدهٔ موجود در هستهٔ VCOها مطابق دستوری که از سوی کاربر داده می شود به مدار اضافه شده و یا اینکه خارج می شوند (درواقع این عمل همان کلید محدوده انتخاب گر موجود در دستگاه فانکشن ژنراتور است). حال بعد از تنظیم خازن ها که محدوده بازه فرکانسی را با آن ها تنظیم می کنند، با استفاده از ولتاژ خط کنترلی ارسال شده به دو خازن متغیر موجود در هر VCO به صورت دقیق می توان به فرکانس IO موردنظر رسید (این عمل نیز مشابه ولوم تنظیم مناسب فرکانس <sup>۱</sup> تعبیه شده در دستگاه فانکشن ژنراتور است). در صورت ساخت این تراشه، می-توان به راحتی قابلیت دیجیتالی کردن انتخاب فرکانس را برای کاربر مهیا کرد.



شكل(۱۲). شكل موج تحليل زماني خروجي VCO

شکل (۱۲) سرعت هسته VCOها را جهت نوسان کردن نشان میدهد، همان طور که نشان داده شده است، VCO در کمتر از ۵ نانوثانیه شروع به نوسان میکند و از سرعت عمل بسیار بالای برخور دار است.



در شکل(۱۳) نویز فاز VCO را در بَسامد حوالی ۱۰ گیگاهرتز مشاهده می شود که در آفست فرکانسی ۱ مگاهرتز برابر dBc/Hz - و در آفست فرکانسی ۱۰ مگاهرتز برابر dBc/Hz ۱۲۶- است. باتوجه به فرکانس کاری بالای اسیلاتور نویز به دست آمده کاملاً مناسب است.



شکل(۱۴). طیف توان نرمالیزه شدهٔ نویز بلوک دلتا سیگما در فرکانس مرجع MHz 50 MHz

در سنتزکنندههای فرکانسی نوع کسری، دلتا – سیگما یکی از مهمترین بلوکهای حساس نویزی در حلقه است، ازآنجهت که این بلوک وظیفه تولید اعداد اعشاری برای قسمت تنظیم مناسب فرکانس را دارد. باید نویز این بلوک بسیار ناچیز باشد تا سطح نویز کل سنتزکننده مانعی جهت کارکرد مناسب سنتزکننده نباشد. دقت بکار گرفتهشده در این بلوک قابلیت تنظیم فرکانسی در گامهای ۶ کیلوهرتزی را به کاربر می دهد. نویز این بلوک همان طور که نشان داده شده است در محدوده نزدیک به گرفته شده را نشان می دهد.



شكل(1۵). نویز فاز بلوک PFD/CP

همچنین در شکل (۱۵) نویز بلوک PFD و CP به همراه هم آورده شده است، به دلیل بالابودن نویز فیلیکر و نویز جیتر این بلوکها نویز فاز سنتزکننده به این بلوک حساس بوده و پایین آوردن این سهم از نویز عملکرد مطلوبی را برای کل حلقه در پی آوردن این سهم از نویز عملکرد مطلوبی را برای کل حلقه در پی خواهد دارد. در فرکانس ۱۰۰ هرتز سهم این نویز کمتر از خواهد دارد. در فرکانس ۱۰۰ هرتز سهم این نویز کمتر از طBc/Hz میرسد که مناسب بهکارگیری در حلقه است.

<sup>&</sup>lt;sup>1</sup> Fine Frequency Tuning



شکل(۱۶). نویز فاز کل سنتزکننده در حالت کسری

درنهایت نویز فاز کل سنتزکننده در شکل (۱۶) نشان داده است که نویز فاز آن از ۶۰ dBc/Hz– شروع به کاستن میکند. پهنای باند بکار گرفتهشده در این سنتزکننده برابر ۲۰۰ کیلوهرتز بوده است.

نویز فاز کل سنتزکننده در آفست ۱۰ کیلوهرتز برابرdBc/Hz نویز فاز کل سنتزکننده در آفست ۱ ۸۸-، در آفست ۱ کیلوهرتز برابر dBc/Hz - و در آفست ۱ مگاهرتز برابر dBc/Hz است.



شکل(۱۷). ولتاژ کنترلی اسیلاتور در طول نشست و قفل شدگی حلقه

رفتار قفلشدن سنتزکننده در مُد کسری برای فرکانس ۱۰٫۰۰۴ گیگاهرتز در شکل (۱۷) نشانداده شده است. همین طور در شکل (۱۸) می توان مشاهده کرد که حلقه در کمتر ۴۰ میکروثانیه از لحظه خاموش بودن تا قفل شدن زمان می برد که نشان دهنده سرعت بسیار بالای حلقه جهت برطرف کردن نیاز کاربر است.



شکل(۱۸). طیف توان سیگنال LO خروجی سنتزکننده در حالت قفل شدگی برای فرکانس 10 گیگاهرتز

در شکل(۱۸) طیف توان سیگنال LO نشاندادهشده است. طیف توان سیگنال LO سنتزکننده در حالت کسری برای فرکانس تنظیم شدهٔ ۱۰٬۰۰۴ گیگاهرتز در شکل (۱۸) آورده شده است، همان طور که در شکل(۱۸) قابل مشاهده است بالاترین سطح تن-های کسری به dBm ۵– پایین تر از خود سیگنال اصلی LO می رسند که در این بازه فرکانسی و با فنّاوری CMOS مناسب است. جدول ۳ به مقایسه این طرح پژوهشی با سایر روش های بررسی شده می پردازد.

N-	كسرى	كانسى	ی فر	ىنتزكنندەھاء	مقایسه س	:(۳)	جدوز
----	------	-------	------	--------------	----------	------	------

	Parameter	<b>This Work</b>	Refrence[2]	Refrence[17]	Refrence[18]	Refrence[19]	Refrence[20]	
	CMOS Process	180-nm	65-nm	28-nm	40-nm	40-nm	65-nm	
	VCO frequency range	8-12 GHz	2.01-3.01 GHz	2.05-2.55GHz	1.8-2.5 GHz	2.1-2.7 GHz	2.0-2.8 GHz	
	VCO type	LC-OSc	LC-OSc	LC-OSc	LC-OSc	LC-OSc	LC-OSc	
	Reference frequency	50 MHz	10 MHz	40 MHz	N/A	32 MHz	52 MHz	
ſ	power consumption	6.579 uw	265 uw	1600 uw	673 uw	860 uw	980 uw	

جدول ۳ به مقایسه روش پیشنهادی با پیشرفته ترین سنتزکنندههای کسری N می پردازد. روش پیشنهادی با وجود کارکرد در فرکانس باند x کاهش مصرف برق حداق ۲۵۸ میکرو واتی را نسبت به سایر روشهای بررسی شده دارد که علت این امر استفاده از چیدمان فشرده بافر و روش نمونه برداری است.

#### ۷- نتیجهگیری

در این مقاله یک حلقه قفل کسری -N یکپارچه برای پوشش باند X ارائهشده و از تکنیک جدید خطیسازی مدار CP برای دستیابی به جریانهای شارژ، تخلیه خطی و منطبق بر حذف نویز Differential-Voltage Domain," in IEEE Journal of Solid-State Circuits, vol. 56, no. 4, pp. 1254-1264, April 2021, doi: 10.1109/JSSC.2020.3047431.

13. Y. Chen, J. Gong, R. B. Staszewski and M. Babaie, "A Fractional-N Digitally Intensive PLL Achieving 428-fs Jitter and <-54-dBc Spurs Under 50-mVpp Supply Ripple," in IEEE Journal of Solid-State Circuits, vol. 57, no. 6, pp. 1749-1764, June 2022.

14. W. Wu et al., "32.2 A 14nm Analog Sampling Fractional-N PLL with a Digital-to-Time Converter Range-Reduction Technique Achieving 80fs Integrated Jitter and 93fs at Near-Integer Channels," 2021 IEEE International Solid- State Circuits Conference (ISSCC), 2021, pp. 444-446.

15. Q. Zhang, S. Su, C. -R. Ho and M. S. -W. Chen, "29.4 A Fractional-N Digital MDLL with Background Two-Point DTC Calibration Achieving -60dBc Fractional Spur," 2021 IEEE International Solid- State Circuits Conference (ISSCC), 2021, pp. 410-412, doi: 10.1109/ISSCC42613.2021.9365819.

16. J. Qiu et al., "32.7 A 32kHz-Reference 2.4GHz Fractional-N Oversampling PLL with 200kHz Loop Bandwidth," 2021 IEEE International Solid- State Circuits Conference (ISSCC), 2021, pp. 454-456, doi: 10.1109/ISSCC42613.2021.9365861.

17. W. Wu et al., "A 28-nm 75-fsrms analog fractional-N sampling PLL with a highly linear DTC incorporating background DTC gain calibration and reference clock duty cycle correction," IEEE J. Solid-State Circuits, vol. 54, no. 5, pp. 1254–1265, May 2019.

18. Y. He et al., "A 673  $\mu$ W 1.8-to-2.5 GHz divider less fractional-N digital PLL with an inherent frequency-capture capability and a phase-dithering spur mitigation for IoT applications," in IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, Feb. 2017, pp. 420–421.

19. V. K. Chillara et al., "An 860  $\mu$ W 2.1-to-2.7 GHz all-digital PLL-based frequency modulator with a DTC-assisted snapshot TDC for WPAN (Bluetooth smart and ZigBee) applications," in IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, Feb. 2014, pp. 172–173.

20. H. Liu, D. Tang, Z. Sun, W. Deng, H. C. Ngo, and K. Okada, "A sub-mW fractional-N ADPLL with FoM of -246 dB for IoT applications," IEEE J. Solid-State Circuits, vol. 53, no. 12, pp. 3540-3552, Dec. 2018.

21. Talati, S., akbari sani, M., Hassani Ahangar, M. (2020). 'Identifying Radar Targets using the GMDH Deep Neural Network', Radar, 1399.Vol.8(1), pp. 65-74. Dor:20.1001.1.23454024.1399.8.1.7.2

22. Talati, S., and M. R. Hasani Ahangar. "Radar data processing using a combination of principal component analysis methods and self-organizing and digitized neural networks of the learning vector." Electronic and Cyber Defense Vol.(9).2 (2021): pp1-7.

23. Talati, S., & Hassani Ahangar. M. R. (2020) "Combining Principal Component Analysis Methods and Self-Organized and Vector Learning Neural Networks for Radar Data", Majlesi Journal of Telecommunication Devices, 9(2), 65-69.

24. Hassani Ahangar, M. R., Talati, S., Rahmati, A., & Heidari, H. (2020). "The Use of Electronic Warfare and Information

فاز با داشتن یک حلقه دینامیکی ثابت در مدار استفاده شده است. طیف گستردهای از کسری – ۸ با ولتاژ کنترل VCO در سطح مدار استاندارد CMOS، ۱۸۰ نانومتری پیاده سازی شده است. نتایج شبیه سازی نشان می دهد تکنیک خطی سازی جدید طراحی شده جریان های CP در مقایسه با جریان CP بدون تکنیک خطی سازی مطابقت بالایی دارد و حداکثر عدم تطابق حدود ۴,۰ خطی سازی مطابقت بالایی دارد و حداکثر عدم تطابق حدود تکنیک میکرو ثانیه در ولتاژ کنترل بین ۲,۰ تا ۱٫۶ ولت است. مصرف برق کسری – ۸ طراحی شده حدود ۶٫۵۷۹ میکرو وات با یک منبع تغذیه ۱٫۸ ولتی است و نتایج نشان می دهد که نویز فاز در فرکانس های افست ۱ کیلوهرتز، ۱۰ کیلوهرتز و ۱۰۰ کیلوهرتز برای زمانی که تکنیک خاموش است به ترتیب برابر است با، فرکانس های افست ۱ کیلوهرتز، ۱۰ کیلوهرتز و ۱۰۰ کیلوهرتز کم مقدار زمانی که تکنیک ماهوش است با مرابی که تکنیک روشن است، به ترتیب ال طاقه کام که تکنیک روشن است، به ترتیب dBc/Hz و این مقدار زمانی

## ۸- مراجع

1. L. Wu, T. Burger, P. Schönle and Q. Huang, "A Power-Efficient Fractional-N DPLL With Phase Error Quantized in Fully Differential-Voltage Domain," in IEEE Journal of Solid-State Circuits, vol. 56, no. 4, pp. 1254-1264, April **2021**, doi: 10.1109/JSSC.2020.3047431.

2. Y. Fu, L. Li and D. Wang, "A Fractional-N Divider for Phase-Locked Loop with Delta-Sigma Modulator and Phase-Lag Selector," 2018 IEEE International Symposium on Radio-Frequency Integration Technology (RFIT), Melbourne, VIC, Australia, 2018, pp. 1-3, doi: 10.1109/RFIT.2018.8524055.

3. H. Liu *et al.*, "A 265- μ W Fractional- N Digital PLL With Seamless Automatic Switching Sub-Sampling/Sampling Feedback Path and Duty-Cycled Frequency-Locked Loop in 65-nm CMOS," in *IEEE Journal of Solid-State Circuits*, vol. 54, no. 12, pp. 3478-3492, Dec. 2019, doi: 10.1109/JSSC.2019.2936967.

 B. Razavi, Design of Analog CMOS Integrated Circuits. McGraw-Hill Higher Education, 2000.

5. B. Miller and B. Conley "A multiple modulator fractional divider" in ,Proceedings of the 44th Annual Symposium on Frequency Control, pp. 559–568, 1990.

 T. A. D. Riley, M. A. Copeland, and T. A. Kwasniewski "Delta-sigma modulation in fractional-N frequency synthesis" IEEE Journal of Solid-State Circuits, vol. 28, no. 5, pp. 553–559, 1993.

7. Hosseini, Kaveh, and Michael Peter Kennedy "Minimizing Spurious Tones in Digital Delta-Sigma Modulators" Springer Science & Business Media, 2011.

8. E. Temporiti, et. al "A 700kHz Bandwidth  $\Sigma\Delta$  Fractional Synthesizer With Spurs Compensation and Linearization Technique for WCDMA Applications" I EEE Jo urn a l o f S o l id - S ta te C i rc uits , vol. 39, pp. 1446–1454, Sept. 2004.

9. Yu, Xrger, P. Schönle and Q. Huang, "A Power-Efficient Fractional-N DPLL With Phase Error Quantized in Fully

38. O. Sharifi-Tehrani and S. Talati, "PPU Adaptive LMS Algorithm, a Hardware-Efficient Approach; a Review on", Majlesi Journal of Mechatronic Systems, vol. 6, no. 1, Jun. 2017

39. Hashemi SM, Barati S, Talati S, Noori H. "A genetic algorithm approach to optimal placement of switching and protective equipment on a distribution network." J Eng Appl Sci 2016; 11: 1395-1400.

40. Talati, S., EtezadiFar, P., Hassani Ahangar, M. R., Molazade, M"Investigation of Steganography Methods in Audio Standard Coders: LPC, CELP, MELP" Majlesi Journal of Telecommunication Devices, 12(1), pp. 7-15, 2023, doi: 10.30486/mjtd.2022.695928

41. Talati, S., EtezadiFar, P., Hassani Ahangar, M. R., Molazade, M "Investigation of Steganography Methods in Audio Standard Coders: LPC, CELP, MELP" Majlesi Journal of Telecommunication Devices, 12(1), pp. 7-15, 2023, doi: 10.30486/mjtd.2022.695928.

42. Talati, Saeed, and Pouria EtezadiFar. "Electronic attack on radar systems using noise interference." Majlesi Journal of Mechatronic Systems 10.3, 2021, 7-11.

43. Seyed Morteza Ghazali, Jalil Mazloum, Yasser Baleghid. "Modified binary salp swarm algorithm in EEG signal classification for epilepsy seizure detection" Biomedical Signal Processing and Control. Volume 78, September 2022.

44. Talati, Saeed, Ghazali, Seyed Morteza, SoltaniNia, VahidReza, "Design and construct full invisible band metamaterial-based coating with layer-by-layer structure in the microwave range from 8 to 10 GHz" Journal of Physics D: Applied Physics. Volume 56, Number 17. 2023. DOI 10.1088/1361-6463/acb8c7.

45. Seyed M. Ghazali; Y. Baleghi. "Pedestrian Detection in Infrared Outdoor Images Based on Atmospheric Situation Estimation". Journal of AI and Data Mining, 7, 1, 2019, 1-16.

46. Soltaninia, V., Talati, S., Hasani Ahangar, M., Samsami Khodadad, F., Baei, P. (2023). 'Security of UAV Relay Networks based on Covert Communication in the Presence of an Eavesdropping UAV', Electronic and Cyber Defense, 11(2), pp. 45-56.Dor: 20.1001.1.23224347.1402.11.2.4.7

47. Mohammadi, H., Halili, K., Soltaninia, V., Bayat, M., Talati, S. (2023). 'Presenting a New Model of Optimal Coordinated beam former Vector Selection in DRFM for Radar Jamming', Majlesi Journal of Telecommunication Devices, 12(3), pp. 141-147. doi: 10.30486/mjtd.2023.1986716.1034

48. Soltaninia, V., Talati, S., Khatmi, S. M., Ghaffari, K. (2023). 'Presenting a New Steganography Method Based on Wavelet Transform in Gray Image', Majlesi Journal of Telecommunication Devices, 12(2), pp. 105-111. doi: 10.30486/mjtd.2023.1983555.1031

49. Talati, S., EtezadiFar, P., Hassani Ahangar, M. R., Molazade, M. (2023). 'Investigation of Steganography Methods in Audio Standard Coders: LPC, CELP, MELP', Majlesi Journal of Telecommunication Devices, 12(1), pp. 7-15. doi: 10.30486/mjtd.2022.695928. Signaling in Network-based Warfare". Majlesi Journal of Telecommunication Devices, 9(2), 93-97.

25. Talati, S., Alavi, S. M., & Akbarzade, H. (2021). "Investigating the Ambiguity of Ghosts in Radar and Examining the Diagnosis and Ways to Deal with it". Majlesi Journal of Mechatronic Systems, 10(2).

26. Etezadifar, P., & Talati, S. (2021). "Analysis and Investigation of Disturbance in Radar Systems Using New Techniques of Electronic Attack". Majlesi Journal of Telecommunication Devices, 10(2), 55-59.

27. Talati, S., & Alavi, S. M. (2020). "Radar Systems Deception using Cross-eye Technique". Majles Journal of Mechatronic Systems, 9(3), 19-21.

28. Talati, Saeed, et al. "Analysis and Evaluation of Increasing the Throughput of Processors by Eliminating the Lobe's Disorder." Majlesi Journal of Telecommunication Devices 10.3, 2021, 119-123.

29. Talati, S., Abdollahi, R., Soltaninia, V., & Ayat, M. (2021). "A New Emitter Localization Technique Using Airborne Direction Finder Sensor. Majlesi Journal of Mechatronic Systems", 10(4), 5-16.

30. Akbarzade, Houman, Seyed Mohammad Alavi, and Saeed Talati. "Investigating the Ambiguity of Ghosts in Radar and Examining the Diagnosis and Ways to Deal with it." Majlesi Journal of Mechatronic Systems 10.2 (2021): 17-20.

31. Talati, S., Etezadifar, P "Providing an Optimal Way to Increase the Security of Data Transfer using Watermarking in Digital Audio Signals" Majlesi Journal of Telecommunication Devices, 9(1), pp. 35-46, 2020.

32. Talati, S., Hassani Ahangar, M, "Analysis, Simulation and Optimization of LVQ Neural Network Algorithm and Comparison with SOM", Majlesi Journal of Telecommunication Devices, 9(1), pp. 17-22, 2020.

33. S. Talati, A. Rahmati, and H. Heidari. (2019) "Investigating the Effect of Voltage Controlled Oscillator Delay on the Stability of Phase Lock Loops", MJTD, vol. 8, no. 2, pp. 57-61.

34. Aslinezhad, M., Mahmoudi, O., & Talati, S. (2020). "Blind Detection of Channel Parameters Using Combination of the Gaussian Elimination and Interleaving". Majlesi Journal of Mechatronic Systems, 9(4), 59-67.

35. Talati, S., & Amjadi, A. (2020). "Design and Simulation of a Novel Photonic Crystal Fiber with a Low Dispersion Coefficient in the Terahertz Band". Majlesi Journal of Mechatronic Systems, 9(2), 23-28.

36. S. Talati, A. Rahmati, and H. Heidari, "Investigating the Effect of Voltage Controlled Oscillator Delay on the Stability of Phase Lock Loops", MJTD, vol. 8, no. 2, pp. 57-61, May 2019.

37. Saeed. Talati, Behzad. Ebadi, Houman. Akbarzade "Determining of the fault location in distribution systems in presence of distributed generation resources using the original post phasors". QUID 2017, pp. 1806-1812, Special Issue No.1- ISSN: 1692-343X, Medellin-Colombia. April 2017.